hardware-programming

16Ciepło

4Odpowiedz

VHDL - Jak utworzyć zegar w testbench?

Jak utworzyć zegar w testbench? Ja już znalazłem jedną odpowiedź, ale inni na przepełnienie stosu sugerują, że istnieją alternatywne lub lepsze sposoby osiągnięcia tego: LIBRARY ieee; USE ieee.std_lo

simulation vhdl clock hardware-programming 2013-07-28

---