vhdl

7Ciepło

4Odpowiedz

Program do rysowania diagramów blokowych VHDL?

Czy istnieje dowolny darmowy program, który może analizować zbiór plików VHDL i tworzyć z nich schemat blokowy? Edit szukam więcej o programie, który będzie budować obraz schemat blokowy, aby przejść

diagram vhdl 2009-07-20

---

5Ciepło

1Odpowiedz

Zrzut VCD do symulacji vhdl przez modelsim. JAK?

Po raz pierwszy próbuję wygenerować VCD i mam pewne problemy. Mam testbench o nazwie bench_minimips.vhdl, który zawiera jednostkę sim_minimips. Chcę go zasymulować i pobrać z niego VCD. jestem wpisują

simulation dump vhdl modelsim 2011-08-05

---

24Ciepło

15Odpowiedz

Profesjonalne IDE VHDL?

Czy istnieje dobre IDE do pracy z projektami VHDL? A może większość profesjonalistów pracuje z emacs/vim/notepad ++?

ide vhdl 2010-05-20

---

7Ciepło

2Odpowiedz

Pomysły na elastyczny/ogólny dekoder w VHDL

Chcę utworzyć adres Dekoder, który jest wystarczająco elastyczny, aby używać go podczas zmiany liczby bitów selektora i dekodowanych sygnałów wyjściowych. Więc zamiast statycznego (stałe wejście rozmi

vhdl fpga xilinx 2011-01-24

---

10Ciepło

3Odpowiedz

Co użyć do symulacji VHDL/digital-logicznej na Mac OS X

nagle zdałem sobie sprawę, że nie ma Altera Quartus lub Xilins ISE lub ModelSim na Mac OS X. Czego ludzie używają na co najmniej symulować VHDL i schematyczne projekty na komputerach Mac?

macos simulation vhdl digital-logic 2011-01-25

---

6Ciepło

3Odpowiedz

Czy możesz polecić stronę internetową dla kodów źródłowych vhdl?

Chcę strony z kodami źródłowymi VHDL, które zapewniają gotowy do użycia kod źródłowy komponentu. na przykład: pełny kod źródłowy vhdl dodatku.

hardware vhdl hardware-design 2009-06-17

---

15Ciepło

7Odpowiedz

Tworzenie backendu VHDL dla LLVM?

LLVM jest bardzo modułowy i pozwala dość łatwo definiować nowe backendy. Jednak większość dokumentacji/samouczków dotyczących tworzenia backendu LLVM skupia się na dodaniu nowego zestawu instrukcji pr

llvm vhdl 2010-09-08

---

16Ciepło

4Odpowiedz

Błąd podczas dodawania std_logic_vectors

Chcę mieć prosty moduł, który dodaje dwa std_logic_vectors. Jednak, używając poniższego kodu , operator + nie syntezuje. library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; en

vhdl fpga 2010-10-28

---

6Ciepło

1Odpowiedz

Jak przesłać strumieniowo mały film wideo w spartańskiej 3p FPGA?

Korzystając z samouczka cosmiac 13 http://www.cosmiac.org/tutorial_13.html i ISE 10.1 plik pdf pokazuje, jak wygenerować obraz i można go pobrać, klikając pierwszy plik .zip. Na końcu projektu jest na

memory image-processing video-processing vhdl fpga 2011-07-13

---

8Ciepło

7Odpowiedz

Jak udostępnić rejestr i definicje pól bitowych między sterownikiem urządzenia a układem FPGA, który kontroluje?

Czy istnieją dobre, istniejące narzędzia programowe, które pomagają w generowaniu plików nagłówkowych C z odpowiednimi # definicjami przesunięć w rejestrze, a także definicjami bitów z VHDL ? Jeśli is

c embedded driver device-driver vhdl 2009-10-18

---